在并联电路中，总电阻值小于各支路电阻值。