CPU的数据总线和二级高速缓存、内存和总线扩展槽之间的数据交换的时钟频率完全一致。