多做题,通过考试没问题!
verilog
睦霖题库
>
大学试题(计算机科学)
>
verilog
在verilog中,下列语句哪个不是分支语句?()
A、if-else
B、case
C、casez
D、repeat
正确答案:
D
答案解析:
有
进入题库查看解析
微信扫一扫手机做题
最新试题
·
EDA缩写的含义为()
·
Verilog 语言规定的两种主要的数据
·
Verilog语言规定了逻辑电路中信号的
·
设计一个带有异步复位控制端和时钟使能控制
·
在verilog语言中整型数据与()位寄
·
用assign描述的语句我们一般称之为(
·
Verilog连线类型的驱动强度说明被省
·
简述FPGA与CPLD两种器件应用特点。
·
下列描述中采用时钟正沿触发且reset异
·
已知x=4’b1001,y=4’0110
热门试题
·
用EDA技术进行电子系统设计的目标是最终
·
编程实现求补码的程序,输入是带符号的8位
·
下列代码描述中,不能产生时序逻辑的()
·
在Verilog语言中什么情况下必需使用
·
下面哪个是可以用verilog语言进行描
·
SOPC
·
IP
·
设计一个带有异步复位控制端和时钟使能控制
·
已知“a=1b’1;b=3b’001;”
·
随着EDA技术的不断完善与成熟,自顶向下