在VHDL的常用对象中，信号、（）可以被多次赋予不同的值，常量只能在定义时赋值。