多做题,通过考试没问题!

verilog

题库首页>大学试题(计算机科学)>verilog

在进程中只有当敏感信号是沿触发(即上升沿或下降沿)时,此时综合为时序电路;而在进程中只有当敏感信号是电平沿触发时,此时综合为组合电路。

查看答案

微信扫一扫手机做题