VHDL语言中std_logic类型取值（）表示高阻，取值‘X’表示不确定。