多做题,通过考试没问题!
verilog
题库首页
>
大学试题(计算机科学)
>
verilog
Verilog连线类型的驱动强度说明被省略时,则默认的输出驱动强度为()
A、supply
B、strong
C、pull
D、weak
查看答案
微信扫一扫手机做题
最新试题
·
试用verilog语言,利用内置基本门级
·
Verilog的基本设计单元是模块。它是
·
用assign描述的语句我们一般称之为(
·
设计一个带有异步复位控制端和时钟使能控制
·
试设计一个 3/8 译码器,规定模块定义
·
编写一个带异步清零、异步置位的D触发器。
·
在高速系统设计中,下列哪种优化方案的目的
·
简述有限状态机FSM分为哪两类?有何区别
·
已知“a=1b’1;b=3b’001;”
·
怎样理解在进程语句中,阻塞语句没有延迟这
热门试题
·
ISP
·
两个进程之间是()语句。而在Always
·
SOPC
·
IP
·
请根据以下两条语句的执行,最后变量A中
·
下列代码描述中,不能产生时序逻辑的()
·
CPLD
·
简述FPGA与CPLD两种器件应用特点。
·
在进程中什么情况下综合为时序电路?什么情
·
试使用 Verilog HDL 设计一