多做题，通过考试没问题！
verilog
题库首页
>
大学试题(计算机科学)
>
verilog
下列描述代码可综合的是（）
A、fork…join
B、assign/deassign
C、if…else和case
D、repeat和forever
查看答案
微信扫一扫手机做题
最新试题
·
可编程器件分为（）和CPLD。
·
状态机常用状态编码有（）。
·
下列语句中，不属于并行语句的是：（）
·
请根据以下两条语句的执行，最后变量A中
·
Verilog HDL中任务可以调用其他
·
Verilog语言与C语言的区别，不正确
·
EDA缩写的含义为（）
·
下列代码描述中，不能产生时序逻辑的（）
·
根据调用子模块的不同抽象级别，模块的结构
·
系统函数和任务函数的首字符标志为（），预
热门试题
·
Verilog的基本设计单元是模块。它是
·
完整的条件语句将产生（）电路，不完整的条
·
IEEE
·
大型数字逻辑电路设计采用的IP核有软IP
·
怎样理解在进程语句中，阻塞语句没有延迟这
·
简述有限状态机FSM分为哪两类？有何区别
·
关于过程块以及过程赋值描述中，下列正确的
·
子系统设计优化，主要考虑提高资源利用率
·
用EDA技术进行电子系统设计的目标是最终
·
随着EDA技术的不断完善与成熟，自顶向下
