多做题,通过考试没问题!
verilog
题库首页
>
大学试题(计算机科学)
>
verilog
关于过程块以及过程赋值描述中,下列正确的是()
A、在过程赋值语句中表达式左边的信号一定是寄存器类型
B、过程块中的语句一定是可综合的
C、在过程块中,使用过程赋值语句给wire赋值不会产生错误
D、过程块中时序控制的种类有简单延迟、边沿敏感和电平敏感
查看答案
微信扫一扫手机做题
最新试题
·
怎样理解在进程语句中,阻塞语句没有延迟这
·
LPM
·
Verilog连线类型的驱动强度说明被省
·
可编程逻辑器件的优化过程主要是对()和资
·
目前国际上较大的PLD器件制造公司有()
·
根据下面的程序,画出产生的信号波形。
·
大型数字逻辑电路设计采用的IP核有软IP
·
子系统设计优化,主要考虑提高资源利用率
·
在case语句中至少要有一条()语句
·
子系统设计优化,主要考虑提高资源利用率
热门试题
·
Verilog的基本设计单元是模块。它是
·
系统函数和任务函数的首字符标志为(),预
·
编程实现带异步清0、异步置1的D触发器。
·
IEEE 标准的硬件描述语言是 ()和
·
CPLD
·
简述有限状态机FSM分为哪两类?有何区别
·
简述基于数字系统设计流程包括哪些步骤?
·
下列标识符中,()是不合法的标识符。
·
在Verilog语言中什么情况下必需使用
·
下面哪个是可以用verilog语言进行描