多做题,通过考试没问题!
verilog
题库首页
>
大学试题(计算机科学)
>
verilog
关于函数的描述下列说法不正确的是()
A、函数定义中不能包含任何时序控制语句;
B、函数至少有一个输入,包含任何输出或双向端口;
C、函数只返回一个数据,其缺省为reg类型;
D、函数不能调用任务,但任务可以调用函数。
查看答案
微信扫一扫手机做题
最新试题
·
在进程中什么情况下综合为时序电路?什么情
·
在case语句中至少要有一条()语句
·
IEEE
·
specparam语句和paramete
·
系统函数和任务函数的首字符标志为(),预
·
试使用 Verilog HDL 设计一
·
下列标识符中,()是不合法的标识符。
·
大规模可编程器件主要有FPGA、CPLD
·
编程实现一个并行加载串行输出的程序,输入
·
IEEE 标准的硬件描述语言是 ()和
热门试题
·
ISP
·
用阻塞赋值方式编程实现二选一功能。
·
程序注解,并说明整个程序完成的功能。
·
简述有限状态机FSM分为哪两类?有何区别
·
设计一个带有异步复位控制端和时钟使能控制
·
在高速系统设计中,下列哪种优化方案的目的
·
下列描述代码可综合的是()
·
FPGA
·
大型数字逻辑电路设计采用的IP核有软IP
·
下列数组描述中不正确的代码是()。